許庁(JP) 69日本因

00 特許出願公告

報(B2) 許

平4-17565

@Int. Cl. 3

識別記号

庁内整理番号

❷❸公告 平成4年(1992)3月28日

H 03 K G 06 F

350

7125-5 J 8724-5B 8840-5B

発明の数 1 (全4頁)

| ❷発明の名称 | | 非同期倡号の同期化方式 | | | | | | | |
|------------|---|-------------|----------|----------|-------------|-----|----------|--|-------------------|
| | | • | | | ❷特 ❷出 | 題 | ~ | 360-185482 | 5213 87) 2月27日 |
| @飛 | 明 | 者 | 超 | MI | | 良 | 市 | 神奈川県川崎市中原区上小田中1015番地 内 | 富士通株式会社 |
| 伊発 | 明 | 者 | 村 | Ħ | | 雄 | 志 | 神奈川県川崎市中原区上小田中1015番地 内 | 富士通株式会社 |
| 砂発 | 明 | 者 | 全 | Ħ | | 郤 | 之 | 神奈川県川崎市中原区上小田中1015番地内 | 富士通株式会社 |
| 伊発 | 明 | 者 | 野 | Ħ | | 敬 | 人 | 神奈川県川崎市中原区上小田中1015番地 内 | 富士通株式会社 |
| @ 発 | 明 | 者 | 神 | 阪 | | 裕 | Ŧ | 神奈川県川崎市中原区上小田中1015番地内 | 富士通株式会社 |
| 個発 | 明 | 者 | 武 | 居 | | Œ | 善 | 神奈川県川崎市中原区上小田中1015番地 内 | 富士通株式会社 |
| 伊発 | 明 | 者 | 野 | A | Ħ | _ | 泰 | 神奈川県川崎市中原区上小田中1015番地 内 | 宫士通株式会社 |
| ⑦発 | 明 | 者 | 上 | Ħ | | 明 | 利 | and the second s | 富士通株式会社 |
| 伊 発 | 明 | 者 | | 井 | | 康 | 智 | 神奈川県川崎市中原区上小田中1015番地内 | 富士通株式会社 |
| ② 出 | 顧 | 人 | 宫 | ± ¥ | 集株 : | 武 垒 | 社 | | |
| 升级 | 理 | 人 | 升 | 理士 | 井桁 | • 5 | = | | |
| * | 本 | Ħ | 津 | Ħ. | | 保 | 男 | | |

の特許請求の範囲

1 非同期信号を受信する第1のフリップフロッ プ回路1と眩第1のフリップフロップ回路1の出 力を受信して同期信号を作成する第2のフリップ フロップ回路1にクロックを選択する選択回路3 を備え、第2のフリップフロップ回路2のクロツ クと2倍のクロツクを選択して第1のフリツプフ ロップ回路1のクロックとすることを特徴とする 非同期信号の同期化方式。

2

発明の群権な説明

(概要)

非同期信号の同期化方式であつて、非同期信号 を第1のフリップフロップ回路に受け、第1のフ フロップ回路2とで構成し、前記第1のフリップ 5 リップフロップ回路の出力を第2のフリップフロ ップにて同期信号にする際に、第1のフリップフ ロップ回路のクロックを選択する回路を設ける構 成とし、安定なクロツク信号を得ることを可能と する。

10 〔産業上の利用分野〕

本発明は非同期信号を同期化する非同期信号の

同期化方式に関するものである。

情報処理、通信等の分野で非同期化信号から同 期化信号を取り出す方式が広く用いられている。 その一つとして2段のフリップフロップ回路を用 いるものがある。一方、装置の処理速度を向上す 5 るために、正常な同期信号が容易に得られる非同 期信号の岡期化方式が要望されている。

〔従来の技術〕

従来、2段のフリップフロップ回路を用いた同 期化方式は、第2図と第3図に示す回路にて行わ 10 れている。 即ち、非阿期信号D1は、フリップフ ロップ回路 1 に入力され、フリップフロップ回路 1の出力D2は、第2のフリップフロップ回路2 の入力となる。第2のフリップフロップ回路2の 出力D3が求める同期信号D3である。

第2図と第3図の異なる部分は、第1のフリフ ロツブ回路)を制御するクロツク信号である。第 2図は、第2のフリップフロップ回路2を制御す るクロックCLKで第1のフリップフロップ回路 1が制御され、第3図は2倍のクロック2CLKで 20 設してある。 制御される。

第2図で示すクロックCLKの場合は、第4図 に示すタイムチャートで動作し、第3図に示すク ロック2CLKの場合は第5図に示すタイムチャー トで動作する。

即ち、クロックCLK(2CLK)の立下がりと非 同期信号D1の立上がりとが一致するような場合 に、フリップフロップ回路1の出力信号D2はし ばらく、図に示すA部のように不安定状態にな は、論理"0"となると、フリップフロップ回路 2は2サイクル (15サイクル) で岡期信号D3 が得られる。

若し、装置の処理速度を向上する場合にクロッ あると、第6図に示すようになり、同期信号D3 は1.5サイクルの時に不安定状態となる。若し、 この1.5サイクル時の信号を装置の他部で使用し ていると障害を発生するので、処理速度を遅くせ ねばならない。

(発明が解決しようとする問題点)

従来の方式では、処理速度を向上するために、 クロツクを速くし、回路案子の影響もあつて初期 の目的とする同期信号が得られないと云うことが 生じた。

本発明はこのような点に鑑みて創作されたもの で、簡易な構成で安定な同期信号の得れらる非同 期信号の同期化方式を提供することを目的として いる。

【問題点を解決するための手段】

第1のフリップフロップ回路にクロックを選択 する選択回路を付した構成とする。

(作用)

第2のフリップフロップ回路のクロックと2倍 のクロツクを選択回路が選択して、選択されたク ロツクで第1のフリツプフロツプ回路を作動す る。本発明では、クロツクを速くする場合には、 選択回路で2倍クロツクを選択するのみにて同期 15 信号の制御が可能となる。

〔実施例〕

第1 図は本発明の実施例のプロック図であつ て、フリップフロップ回路1のクロック端子に選 択回路として動作するマルチプレクス回路3を付

マルチプレクス回路3の入力は第2のフリプフ ロツプ回路2のクロツクCLKと同じクロツク CLKと 2 倍のCLKである。このマルチプレック ス回路3の操作はオペレータが例えば、スイツチ 25 3-1を押下することによって、2倍のCLKが 第1のフリップフロップ回路1を制御する。

従つて、第6図の如く2CLKで動作している と、フリップフロップ回路 1 が不安定動作領域が 大きく、フリップフロップ回路2の出力としてD る。この不安定状態から安定して論理"1"或い 30 3に不所望な出力が生じる時には、マルチプレツ クス回路3をスイツチ3-1で切り換え、CLK で動作させる。そうすれば、第5図と略同様の動 作となり、不安定動作域に次のクロックが入らな いので、不所望な信号がD3に現れることはなく クを高めたり、又使用する回路素子のばらつきが 35 なる。しかも処理速度の変更はスイツチ操作のみ にて行なえる。

[発明の効果]

以上述べてきたように、本発明によれば、極め て簡易な構成で、処理速度の変更が安定度に基づ 40 いて行われ、クロック変更をする上で、極めて有 効である。

図面の簡単な説明

第1図は本発明の実施例のプロツク図、第2図 は従来の1CLK時のブロック図、第3図は従来の

- 36 -

5


6

2CLK時のプロック図、第4図はICLK時のタイムチャート、第5図は2CLK時のタイムチャート、第6図はクロックを速くした際のタイムチャ

ートである。


図において、1と2はフリップフロップ回路、 3はマルチプレックス回路を示す。

第1図




第2図

本來明,對近到17-0-7回




第3図

従来n 1CLK時のプロック図




従来のICLK 時のプロック図




1CLK8寺のタイムチャート

第5図



第6図



フロックを建くした降のタガムチャート